삼성, 세미콘서 HBM5 성능 2배·zHBM 8배 목표 공개

2026년 9월 1일, 삼성전자 메모리사업부 상품기획 담당 최장석 부사장은 대만 타이베이에서 세미콘 타이완 2026을 앞두고 열린 메모리 이그제큐티브 서밋 기조연설에서 차세대 메모리 로드맵을 공개했다. 8월 핫칩스에 이어 나온 이번 설명에서 뉴스피엠을 인용한 트렌드포스에 따르면, 최 부사장은 에이치비엠5(HBM5)가 에이치비엠4이(HBM4E) 대비 성능 2배, 와트당 성능 20% 향상을 목표로 한다고 말했다. 같은 보도는 열저항 20% 감소가 함께 간다고 전했다. 그 다음 구조인 제트에이치비엠(zHBM)은 같은 기준 대비 성능 8배, 와트당 성능 3배, 열저항 75~90% 감소를 향한다. 연설의 골격은 용량, 활용, 대역폭, 효율의 머리글자를 딴 큐브(CUBE)다.

세미콘에서 갈라 놓은 세 가지 목표

에이치비엠5에서 공정이 바뀌는 자리는 베이스 다이다. 에이치비엠4와 에이치비엠4이는 4나노였고, 에이치비엠5는 삼성 파운드리 2나노로 옮긴다. 트렌드포스는 6월 톰스하드웨어 보도를 인용해 이 전환을 전했고, 디일렉도 차세대 에이치비엠5 베이스 다이가 2나노 파운드리 공정으로 제작된다고 적었다. 디램 스택은 12단, 16단, 20단을 준비한다. 씨데일리를 인용한 트렌드포스는 양산 시점을 에이치비엠4이 다음인 2028년 안팎으로 예상했다. 디일렉은 열을 밖으로 빼는 전용 경로인 히트패스블록도 이 계획에 포함된다고 보탰다. 속도만 올리는 세대 교체가 아니라, 로직 공정의 미세화와 스택 단수, 열 경로를 한 세대로 묶은 목표다.

제트에이치비엠은 기존 에이치비엠과 다른 아키텍처다. 삼성 설명으로는 메모리를 인공지능 가속기, 곧 엑스피유 옆에 두지 않고 프로세서 위에 직접 쌓는다. 데이터가 이동하는 거리를 줄여 대역폭과 전력 효율을 같이 올리겠다는 구조다. 한국경제를 인용한 트렌드포스는 출시를 2029년 이후로 적었다. 디일렉에 따르면 접합에는 범프 없이 구리 배선과 절연층을 맞붙이는 하이브리드 구리 본딩과, 웨이퍼 여러 장을 세로로 붙이는 멀티웨이퍼 본딩이 쓰인다. 범프를 빼면 연결 밀도가 올라가고, 칩 사이 배선이 짧아지면 같은 시간에 더 많은 데이터를 보낼 수 있다는 설명이다. 최 부사장은 다이 사이 거리를 크게 줄여 수직 고속도로를 만들면 대역폭을 크게 높일 수 있다고 말했다. 회사는 이 두 접합 기술을 차세대 제트에이치비엠에 적용할 계획이다.

낸드 쪽에서는 제트낸드오(zNAND-O)가 이어진다. 디일렉 보도에 따르면 이름 끝의 오는 온디바이스 환경에 맞춘 최적화를 뜻한다. 관통전극으로 브이낸드를 4단 또는 8단 쌓아, 스마트폰과 피씨처럼 기기 안에서 많은 인공지능 데이터를 저장하면서 불러오는 속도도 함께 높이려는 구조다. 목표는 디램 대비 비트 밀도 10배, 기존 낸드 대비 읽기 대역폭과 전력 효율 7배다. 트렌드포스가 뉴스토마토를 인용해 전한 내용과 디일렉의 서술이 겹친다. 샘플 일정은 2028년이다. 트렌드포스는 생성형 인공지능과 대형언어모델이 디램에 가까운 속도와 낸드에 가까운 용량을 함께 요구하는 수요를 이 기술의 설계 배경으로 정리했다. 디일렉은 디램의 용량 한계와 낸드의 속도 한계를 동시에 겨냥한 제품이라고 적었다.

가로로 커진 패키지 뒤에서 나온 큐브

용량은 기판을 더 키우지 않겠다는 축이다. 인공지능 모델이 커지며 필요한 메모리가 늘었고, 가속기 주변에 놓는 에이치비엠과 함께 인터포저와 패키지 크기도 커졌다. 기존 에이치비엠은 그래픽처리장치 옆에 가로로 놓인다. 최 부사장은 인쇄회로기판 면적에 묶이지 않도록 이제 수직으로 용량을 늘리겠다고 말했다. 디일렉은 이 방향을 그래픽처리장치 위에 에이치비엠을 쌓는 그림으로 전했다. 보드 넓이를 전제로 용량을 계산하던 방식에서, 같은 풋프린트 안의 높이로 용량을 계산하겠다는 전환이다.

활용은 층을 쌓는 것 자체와 각 층의 역할을 구분하는 축이다. 에이치비엠 스택 맨 아래의 로직 베이스 다이는 쌓인 디램과 그래픽처리장치 사이에서 입출력과 제어를 맡는다. 삼성전자는 층마다 기능과 배치를 조정해 데이터를 처리하는 과정의 지연을 줄일 계획이다. 최 부사장은 삼차원은 단순히 쌓는 일이 아니며, 핵심은 각 층을 어떻게 쓰느냐에 있다고 말했다. 로직과 메모리의 위치를 최적화해 데이터 처리 지연을 없애겠다는 말도 있었다. 디일렉은 메모리와 파운드리를 함께 가진 사업 구조가 이 배치 조정의 바탕이라고 설명했다. 에이치비엠5 베이스 다이를 자체 2나노로 가져가는 선택은 그 설명과 맞닿아 있다.

대역폭은 가로 데이터 경로를 세로 고속 채널로 바꾸는 축이다. 테크뉴스를 인용한 트렌드포스는 다이 사이 거리를 줄이는 데 초점이 있다고 정리했다. 효율은 전력과 열이다. 이동 거리가 짧아지면 데이터를 옮기는 데 드는 전력이 줄고, 같은 전력으로 처리하는 데이터가 늘어 와트당 성능이 오른다는 논리다. 최 부사장은 삼차원의 궁극 목표가 데이터 한 비트를 옮기는 에너지를 줄이는 데 있으며, 구조 효율을 높여 와트당 성능을 극대화한다고 말했다. 에이치비엠5의 와트당 성능 20%와 열저항 20%, 제트에이치비엠의 와트당 성능 3배와 열저항 75~90%는 이 문장에 숫자를 붙인 목표다. 열이 빠지는 길이 짧아진 데이터 길이와 따로 놀지 않게 하겠다는 뜻으로 읽힌다.

가속기 설계와 손안 기기, 투자자에 닿는 지점

가속기와 패키지를 그리는 쪽에서 바뀌는 질문은 메모리를 옆에 몇 개 더 붙일 수 있느냐가 아니다. 모델이 커질수록 가로 배치는 인터포저와 기판을 함께 키운다. 큐브의 수직 확장은 그 면적을 누르면서 용량을 넣겠다는 대안이다. 대신 연산 장치와 메모리의 열이 한 패키지 안에 모인다. 그래서 성능 배수와 열저항 감소가 같은 발표에 놓여 있다. 에이치비엠5는 열 배출 전용 경로로 20%를 말하고, 프로세서 위에 올라가는 제트에이치비엠은 감소 폭을 75~90%로 훨씬 크게 잡는다. 거리가 줄면 대역폭과 전력이 이득을 보더라도, 위로 쌓은 스택의 열을 빼지 못하면 그 이득이 패키지 온도에서 다시 잠긴다. 하이브리드 구리 본딩이 말하는 연결 밀도는 2029년 이후 제트에이치비엠 일정의 실질적인 변수로 보인다.

스마트폰과 피씨를 만들거나 그 위에서 모델을 돌리는 개발자에게는 제트낸드오가 다른 층이다. 클라우드 가속기 옆의 고대역폭메모리가 아니라, 기기 안의 저장으로 대형언어모델에 필요한 용량과 읽기 속도를 동시에 당기겠다는 제품이다. 디램보다 비트 밀도를 열 배 높이고 낸드보다 읽기 대역폭과 전력 효율을 일곱 배 높이겠다는 목표가 2028년 샘플과 묶여 있다. 손안에서 가중치를 얼마나 빨리, 얼마나 많이 불러오느냐가 병목인 작업이라면 가속기용 에이치비엠과 별개의 선택지가 열리는 그림이다. 4단과 8단은 그 용량과 속도를 기기 두께 안에서 조절하는 스택 폭으로 제시됐다.

투자자가 지금 숫자로 확인할 수 있는 자리는 점유율이다. 디일렉이 카운터포인트리서치를 인용한 바에 따르면, 삼성전자는 2026년 2분기 매출 기준 디램 점유율 39%로 세계 1위였고 지난해 2분기 에스케이하이닉스에 내준 자리를 되찾았다. 낸드 점유율은 29.3%로 1위를 유지했다. 이 메모리 매출 위에, 베이스 다이를 자체 2나노 파운드리로 두는 에이치비엠5가 올라탄다. 적층 경쟁이 메모리 단수에만 머물지 않고 파운드리 공정과 패키지 접합으로 이어지는 구도로 보인다. 테크파워업도 에이치비엠5 성능 2배와 제트에이치비엠 8배를 같은 로드맵의 제목으로 전했다.

목표 배수와 일정이 제품마다 갈리는 방식

트렌드포스 뉴스는 자사 리서치팀과 독립적으로 반도체 업계 소식을 모아 전한다고 기사 앞에 밝혀 두었다. 이번 기사도 뉴스피엠, 씨데일리, 톰스하드웨어, 한국경제, 뉴스토마토, 테크뉴스의 보도를 한자리에 모은 성격이 있다. 디일렉은 같은 날 기조연설을 전하면서 구리 직접 접합, 히트패스블록, 제트낸드오의 온디바이스 정의와 4단·8단 구성을 보강했다. 두 보도가 겹치는 배수는 선명하다. 에이치비엠5는 성능 2배, 와트당 성능 20%, 열저항 20%다. 제트에이치비엠은 성능 8배, 와트당 성능 3배, 열저항 75~90%다. 제트낸드오는 비트 밀도 10배, 읽기 대역폭과 전력 효율 7배다. 트렌드포스와 디일렉은 이 수치를 달성 실적이 아니라 목표로 적었다.

시계도 제품마다 나뉜다. 에이치비엠5 양산은 2028년 안팎으로, 에이치비엠4이 다음이다. 제트낸드오 샘플도 2028년이다. 제트에이치비엠 출시는 2029년 이후다. 그 사이 보도가 함께 적은 준비물은 2나노 베이스 다이, 12·16·20단 스택, 열 배출 경로, 그리고 제트에이치비엠 쪽의 하이브리드 구리 본딩과 멀티웨이퍼 본딩이다. 독자가 제품 이름보다 먼저 맞춰 볼 말은 최 부사장이 반복한 두 문장이다. 하나는 다이 사이를 세로로 이어 대역폭을 키우겠다는 수직 고속도로이고, 다른 하나는 데이터 한 비트를 옮기는 에너지를 줄이겠다는 삼차원의 목표다. 큐브의 네 축은 결국 그 두 문장으로 모인다.

정리

세미콘 타이완에서 삼성이 보여 준 변화는 메모리의 위치다. 에이치비엠5는 2028년 안팎 양산을 목표로 베이스 다이를 4나노에서 2나노로 바꾸고, 12·16·20단과 열 배출 경로를 준비하며 에이치비엠4이보다 두 배의 성능과 20% 높은 와트당 성능, 20% 낮은 열저항을 노린다. 제트에이치비엠은 2029년 이후, 가속기 위 수직 적층과 범프 없는 구리 접합으로 성능 8배와 와트당 성능 3배를 말한다. 제트낸드오는 2028년 샘플을 목표로 스마트폰과 피씨 안에서 디램의 용량 한계와 낸드의 속도 한계를 동시에 좁히려 한다. 가속기를 설계하는 쪽은 패키지 면적과 열을, 기기를 만드는 쪽은 온디바이스 읽기 속도와 용량을, 투자자는 2028년과 2029년 이후라는 두 시계가 목표 배수와 함께 도착하는지를 보면 된다.

출처: TrendForce — https://www.trendforce.com/news/2026/09/01/news-samsung-unveils-memory-roadmap-at-semicon-hbm5-targets-2x-hbm4e-performance-zhbm-8x-boost/

교차 확인: TheElec — https://www.thelec.net/news/articleView.html?idxno=13541

교차 확인: TechPowerUp — https://www.techpowerup.com/352233/samsung-new-memory-roadmap-hbm5-aims-for-2x-performance-zhbm-for-8x